# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS'
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-012364

(43)Date of publication of application: 17.01.1989

(51)Int.CL

G06F 15/16

G06F 13/38 G06F 15/16

(21)Application number: 62-168437

(71)Applicant:

NIPPON TELEGR & TELEPH CORP (NTT)

(22)Date of filing:

06.07,1987

(72)Inventor:


**KOHAMA HARUO** HIRAMATSU TAKUYA

TAJIMA SEIJIRO

# (54) SYSTEM CONSTITUTION CONTROL SYSTEM

#### (57)Abstract:

PURPOSE: To rapidly perform the change of system constitution, by attaching group identification information at every group after dividing all modules in a system into plural systems (groups), and permitting only communication between the modules that belong to the same group. CONSTITUTION: A bus B is constituted of an address line and a data line, and all processors P00WP20 and memories M00WM20 are connected commonly to the bus B. Out of them, the system A is constituted of the processor P00 and P01 and the memories M00 and M01, and similarly, the system B is constituted of the processors P10 and P11 and the memories M10, and the system C is constituted of the processor P20 and the memory M20. The processor and the memory that belong to each system are provided with proper system ID (00 for the system A, 01 for the system B, and 10 for the system C), and the communication is permitted only between the processors or between the processor and the memory holding the same system ID.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

## ⑲ 日本国特許庁(JP)

### ⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭64-12364

@Int_Cl_4	•	識別記号	庁内整理番号		43公開	昭和64年(19	89) 1月17日
	/16 /38	340	S-6745-5B A-8840-5B				•
15	/38 /16	400	B-6745-5B	審査請求	未請求	発明の数 1	(全8頁)

システム構成制御方式 60発明の名称

> 到特 顧 昭62-168437

昭62(1987)7月6日 ❷出

神奈川県横須賀市武1丁目2356番地 日本電信電話株式会 @発 明者 小 浜 社情報通信処理研究所内 神奈川県横須賀市武1丁目2356番地 日本電信電話株式会 弥 分発 明 琢 者 社情報通信処理研究所内 神奈川県横須賀市武1丁目2356番地 日本電信電話株式会 次 郎 伊発 社情報通信処理研究所内

東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社 **犯出** 阴 人

弁理士 鈴 木

#### 1. 発明の名称

の代 理

システム構成制御方式

# 2. 特許請求の範囲

- (1) 複数モジュールからなり、任意のモジュール - 間で相互に通信を行うことができる情報処理シ ステムにおいて、システム内の全モジュールを 互いに排他的又は意複可能な複数側のグループ に分割して、各モジュール毎に自モジュールが どのグループに属するかを歳別するグループ歳 別情報を保持し、同一グループ農別情報を保持 するモジュール間のみ通信を許可することを特 持とするシステム構成制御方式。
- (2) 特許請求の範囲第1項記載のシステム構成制 御方式において、モジュール間通信を行うに当 り送信元モジュールから送信先モジュールヘグ ループ識別情報を送出し、送信先モジュールに おいて送出されてきたグループ歳別情報と自モ - ジュールが保持するグループ識別情報を比較し、 送信元モジュールと送信先モジュールが同一グ

ループに属する場合にのみモジュール間通信を 可能とすることを特徴とするシステム構成制御 方式。

- (3) 特許請求の範囲第1項記載のシステム構成制 得方式において、モジュール間通信を行うに当 り、送信元モジュールにおいて、送信先モジュ ールがどのグループに属するかをグループ歳別 情報に慕いて判定し、送信元モジュールと送信 先モジュールが同一グループに属する場合にの みモジュール間通信を可能とすることを特徴と するシステム構成制御方式。
- (4) 特許請求の範囲第1項、第2項又は第3項記 載のシステム構成制御方式において、システム 内の特定モジュール又はシステム外の装置から、 モジュール識別情報を変更できるようにしたこ とを特徴とするシステム構成制御方式。

# 3.発明の詳細な説明

(商業上の利用分野)

本発明はシステム構成制御方式に係り、詳しぐ。 は、プロセッサやメモリ等の複数モジュールから

成る情報処理システムにおいて、プロセッサープ ロセッサ間、プロセッサーメモリ間の論理的接続 関係を制御する方式に関する。

# (従来の技術)

情報処理システムは、一般にプロセッサやメモリ等の複数モジュールからなり、モジュール間で相互に通信を行える構成となっている。 従来、この種の情報処理システムが、高トラック制御や高信頼性を実現するため、複数の系(グループ)から成る場合、各系毎にプロセッサープロセッサ間あるいはプロセッサーメモリ間の接続は物理的に独立で、系の異なるモジュール間での相互通信を可能にする接続構成となっていないのが普通である。

#### [発明が解決しようとする問題点]

従来の情報処理システムでは、系毎のプロセッサープロセッサ間あるいはプロセッサーメモリ間の接続が物理的に独立であったゝため、例えば、A系のプロセッサをB系に取替える場合には、ハードウェアの工事が必要であり、このため、各系

ュール間の物理的な接続関係を変更することなく、 種々のシステム構成を可能としたものである。 (実施何)

以下、本発明の一実施例について関面により説明する。

第1 図は本発明の第1の実施例のシステム構成例で、システム内の全モジュール(プロセッサP及びメモリM)を互いに排他的な複数(こゝでは3つ)の系(グループ)に分割した場合を示したものである。第1 図において、バスBはアドレス線とデータ線よりなり、該バスBに全てのプロセッサP00~P20、メモリM00~M20が共通に対けなれている。このち、プロセッサP00、P01とメモリM00、M01でA系を構成し、関係にプロセッサP10、P11とメモリM10でB系、プロセッサP20とメモリM20でC系を構成している。各系に属するプロセッサ、メモリは各々固有の系ID(こゝでは、A系=00、B系=01。C系=10とする)を保持し、同一系IDを保持するプロセッサープロセッサ問る

のトラヒック条件又は信頼性条件等の変化に応じて、系間のハードウェアリソース(プロセッサ、メモリ)の配分を動的に変更するといった軟条なシステム構成が取れない問題があった。また、システムの設置作業として、運用時のシステム構成に対応したプロセッサ、メモリの接続工事を行う必要があると言った問題があった。

本発明の目的は、トラヒック条件、信頼废条件 等の変更に対して、システム構成の変更を迅速に 行えるようにするとゝもに、選用時のシステム構成とは無関係にプロセッサ、メモリの接続工事を 行えるようにしたシステム構成制御方式を提供す ることにある。

# [問題点を解決するための手段及び作用]

本発明は、システム内の全モジュールを互いに 排他的又は盧複可能な複数の系 (グループ) に分 割して、システム内の各モジュール毎に自モジュ ールがどのグループに属するかを識別するグルー プ識別情報を持たせ、同一グループに属するモジ ュール間の通信のみを許可することにより、モジ

いはプロセッサーメモリ間のみ通信を可能にせし める。

第2因は第1凶の各プロセッサ、メモリのバス インタフェース部の構成を示したものである。即 ち、バスインタフェース部10は、自分の届する 系IDを保持するレジスタ11、自分の系内アド レス(系内プロセッサアドレスまたはメモリアド レス)を保持するレジスタ12、パスBのアドレ ス線の情報を取込むアドレスレジスタ13、パス Bのデータ線の情報を取込むレジスタ14、レジ スタ11の自分の系IDやレジスタ12の系内ア ドレスとレジスタ13の内容を比較する比較回路 15、モジュール間通信の際に送信先モジュール アドレス情報を保持するアドレスレジスタ16、 及びモジュール間の通信データを保持するレジス タ17より成る。なお、アドレスレジスタ13。 16は各々系ID部131、161と系内アドレ ス部132,162から構成される。

例えば A 系のプロセッサ P O O 上のソフトウェ アが、メモリの" O 8 O O" 番地へのアクセス (存込み)を相示した場合、まずプロセッサPOOでは、アドレスレジスタ16の系ID部161にレジスタ11の自分の系ID("OO")を、系内アドレス部162にソフトウェアが相定したメモリアドレス("O800")を設定し、また、データレジスタ17にはソフトウェアが指定した。 本のデータを設定して、各々、バスBのアドレス線、データ線に送出する。 阿時にバスBのアドレス線の情報がメモリアドレスであることを示す 信号を、該アドレス線を使用して送出する。

バス B の アドレス線の情報がメモリアドレスである場合、 鉄バス B に接続される全てのメモリモジュールでは、各々、 バス B の アドレス線の情報 とアドレスレジスタ 1 3 に 取込み、 譲アドレスタ 1 1 に 保持している自分の系 I D を 比較回路 1 5 で比較する。その結果、メモリ M O O および M O 1 でアドレスレジスタ 1 3 の 系 I D が 一致する。この系 I D の 一致したメモリ M O O および M O 1 は、

データ線に送出する。同時にパスBのアドレス線 の情報がプロセッサアドレスであることを示す信 号を、該アドレス線を使用して送出する。

バスBのアドレス線の情報がプロセッサアドレ スである場合、該パスBに接続される全てのプロ セッサが、各々、バスBのアドレス線の情報をア ドレスレジスタ13に取込み、該アドレスレジス タ13の系ID部131の内容とレジスタ11の 自分の系IDを比較する。その結果、プロセッサ Pllでアドレスレジスタllの系ID部の内容 と自分の系IDが一致する。この系IDの一致し たプロセッサP11は、つぎにアドレスレジスダ 13の系内アドレス部132の内容と、レジスタ 12の自分の系内プロセッサアドレスを比較回路 15で比較する。こうして、プロセッサP11は、 アドレスレジスタ13の系内アドレス部132の 内容が自分の系内プロセッサアドレスと一致して いることを検出し、該プロセッサP11はパスB のデータ線の情報をデータレジスタ14に取込み、 `ソフトウェアにプロセッサP10からの送付デー

つぎにアドレスレジスタ13の系内アドレスの部132の内容とレジスタ12に記憶している自分のメモリアドレスを比較回路15で比較する。こうの内でレスを比較回路15で比較する。この内でレスの内でレスの内でレスの内でレスの対している自分のメモリアドレスの領徴をデータ線の情報をデータはより14に取込み、アドレスレジスタ130内容を表表える。

次に、B系のプロセッサP10上のソフトウェアが、プロセッサP11との通信(データ 転送)を指示した場合、まずプロセッサP10では、アドレスレジスタ16の系ID部181にレジスタ11の自分の系ID(\*01\*)を、系内アドレス部162にはソフトウェアが指定した通信相手プロセッサアドレス(プロセッサP11のプロセッサアドレス:\*01\*)を設定し、また、データレジスタ17にはソフトウェアが指定した送信データを設定して、各々、バスBのアドレス線、

タを通知する。

このように、第1の実施例では、モジュール間通信の際に、送信先モジュール(プロセッサあるいメモリ)が、バスのアドレス線により送られてくる系IDと自分の系IDとを比較し、一致した時のみ送信データを取込むため、各モジュールは、異なった系のモジュールからの影響(割込み、メモリ記憶内容の破壊等)を受けることがなく、システム内の各系は、理論的に独立に異った処理を同時に実行可能である。

また、各モジュールが保持する系ID、系内アドレスを、システム内の特定のプロセッサ (例えばシステム内の各プロセッサ、メモリの状態を視、動作制御を行うサービスプロセッサ) からのスキャン、あるいは外部からのスイッチ設定等により、トラヒック条件、信頼度条件等の変化に対応したシステム構成に可能となる。さらに、システム設置作業時に、適用の際のシステム構成とは無関係にプロセッサ、メモ

リの接続工事が可能である。

第3回は本発明の第2の実施例のシステム構成例で、システム内の全モジュール(プロセッサアおよびメモリM)を一部成被して複数(こゝでは3つ)の系に分割した場合を示したものである。第3回において、バスBに共通接続された全てのプロセッサP0~P4、メモリM0~M5は、A系、B系、C系の3つの系(グループ)に分割され、そのうちメモリM1およびM3は2つの系で共有されている。各プロセッサP0~P4及びメモリM0~M5には各々固有のモジュールアドレスが割当てられる。

第4 関は、第3 関の各プロセッサ、メモリのバスインタフェース部の構成を示すものであり、該バスインタフェース部10は、自分のモジュールアドレスを保持するレジスタ12、バスBのアドレス線の情報を取込むアドレスレジスタ13、バスBのデータ線の情報を取込むレジスタ14、レジスタ12の自分のモジュールアドレスとレジスタ13の内容を比較する比較回路15、モジュー

例えば、A系(系ID=00)のプロセッサP O上のソフトウェアが、A系とB系で共有するメ モリM1へのアクセス (普込み) を行う場合、メ モリM1のモジュールアドレス("11")とメ モリモジュール内アドレスをアドレスレジスタ1 6の161, 162に設定し、春込みデータをデ ータレジスタ17に設定する。次に制御回路18 では、レジスタ12に自モジュールアドレス (P 0=00)で指定される制御テーブル180のエ ントリ181の内容をレジスタ186に、アドレ スレジスタ16のモジュールアドレス部161 ·(M1=11) で指定される制御テーブル180 のエントリ185の内容をレジスタ187に読出 し、両方のレジスタ186,187のピット毎の 論理骸をAND回路188により求め、抜いずれ かのビットが"1"である場合、即ち、プロセッ サアロとメモリM1が同じ系である場合、AND 回路188の出力信号を"1"とする。これによ り、ゲート回路191,192を介してアドレス レジスタ16、データレジスタ17の内容が各々

ル間の通信データを保持するレジスタ17、システム内の各プロセッサ、メモリが何れの系に属するかの情報を保持し、他モジュールへの情報を設立の可否を制御する制御回路18より成る。なお、アドレスレジスタ13,16は各々モジュールアドレス部131,161とメモリアクセスの際にメモリモジュール内のアドレスを指定するモジュール内アドレス部132,162から構成される。

第5 図は、制御回路18の内部構成を示したもので、システム内の全プロセッサ、メモリが何れの系に属するかを保持する制御テーブル180からの読出し情報を保持するシジスタ186,187と、レジスタ186とレジスタ187の内容のANDをとるAND回路188からなる。制御テーブル180の各エンジュトリ181~185は、システム内の全てのモジュールと1対1に対応し、かつシステム内の各系に対応した複数のビットを有しており、対応するモジュールが属する系に対応するビットは"1"に設定されている。

バスBのアドレス線、データ線に送出される。

このように、第2の実施例では、モジュールの グループ分けにおいて、複数のグループが、闰一 プロセッサまたはメモリを共用することができる ため、複数の系間で同一メモリを共用し、系間通 信情報を共用メモリを介して受徳しすることにより、従来ディスク装置等を用いて行っていた系間通信を認に行うことができる。また、1台のプロセッサをシステム内の全ての系が共用する制御テーブル180の内容を共用したプロセッサからの指示により春換えを可能とすることにより、共用したプロセッサが各系のトラヒック状況を監視し、トラヒック状況に応じてシステム内の系構成を・ダイナミックに切替えることが可能となる。

#### 〔発明の効果〕

以上説明したように、本発明によれば、バスに 共通接続される複数のモジュールから構成される 情報処理システムについて、該システムを任意に 複数の系(グループ)に分割でき、囲一系に属す るモジュール間でのみ通信が可能であるため、次 のような効果が得られる。

① 各系 (グループ) で論理的に独立に異なった 処理を同時に実行可能であり、例えば複数の異なったOSを同時に実行することができる。

- 1 1 … 自系 I D 保持 レジスタ、
- 12…自系内アドレス/モジュールアドレス保 持レジスタ、
- 13…パス上アドレス取込みレジスタ、
- 14…パス上データ取込みレジスタ、
- 15…比較回路、
- 16…送信先モジュールアドレス保持レジスタ、
- 17…モジュール間の通信データ保持レジスタ、
- 18…制御回路。

条件の変化に応じてシステム内の系構成をダイナ ミックに切替えでき、システム処理の高速化、シ ステムの高信頼化が実現できる。

② システム内の各系のトラヒック状況、信頼皮

③ システム設置作業時に、選用の際のシステム 構成とは無関係にプロセッサ、メモリの接続工事 が可能であり、設置作業工数が短輪できる。

② 複数の系間で同一メモリを共用し、系間通信 情報を共用メモリを介して受波しすることにより、 従来ディスク装置等を用いて行っていた系間通信 を高速に行うことができる。


### 4. 図面の簡単な説明

第1 図は本発明の第1 の実施例のシステム構成 例を示す図、第2 図は第1 図のプロセッサ、メモリのバスインタフェース部の構成例を示す図、第3 図は本発明の第2 の実施例のシステム構成例を示す図、第4 図は第3 図のプロセッサ、メモリのバスインタフェース部の構成例を示す図、第5 図は第4 図の制御回路の内部構成を示す図である。


P…プロセッサ、 M…メモリ、


代理人弁理士 给 木

第 1 図



第 2 図





第 4 図

